


平成 15 年 8 月 26 日

豊橋技術科学大学長 殿

審査委員長 中川 聖一 











論文審査及び学力の確認の結果報告書

このことについて、下記の結果を得ましたので報告いたします。  
記

学位申請者	仲野 巧	報告番号	第 175 号
申請学位	博士(工学)	専攻名	電子情報工学
論文題目	リアルタイムOSのハードウェア化に関する研究		
公開審査会の日	平成 15 年 8 月 26 日		
論文審査の期間	平成 15 年 7 月 24 日～平成 15 年 8 月 26 日	論文審査の結果	合格
学力の確認の日	平成 15 年 8 月 26 日	学力の確認の結果	合格

論文内容の要旨  
本論文は、リアルタイム制御機器に組み込まれているリアルタイムオペレーティングシステム (OS) のハードウェア化に関して述べたもので7章から構成されている。第1章は、本研究の背景と概要について述べている。第2章では、周期タスクと非周期タスクが存在する実時間処理のシステムに適用可能な各種のスケジューリングアルゴリズムに関して、シミュレーションによる評価とハードウェア化について述べている。第3章では、システムコール処理、スケジューリング処理、外部割込み処理のハードウェア化と各処理を並列に実行する新しいアプローチを提案している。第4章では、ハードウェアの実装としてFPGA (Field Programmable Gate Array) への実装とLSIチップへの実装について述べている。第5章では、マルチタスクにおけるコンテキスト切替時間の短縮のためのレジスタバンク方式を提案し、VHDL (VHSIC Hardware Description Language) による設計とシミュレーションによる評価について述べている。第6章では、第4章で提案したシリコンTRONのシステムコール処理などの単体の性能とマルチタスクアプリケーションモデルによる総合評価について述べ有用性を示している。第7章で、本研究の結論と今後の課題について述べている。

査結果の要旨  
本論文は、リアルタイム制御機器で要求されるOSの実行時間と割り込みに対する応答時間の短縮のためにリアルタイムOSのハードウェア化の考察と実装を行ったもので高く評価できる。  
第1にOSの処理をハードウェアで高速化するための新しいアプローチを提案したこと、第2に機能は一部限定してはいるが評価用FPGAによる実装により、ソフトウェアによる実装より2～7倍の高速化を実現したこと、第3にシリコンTRONの実現可能性と有効性を検証するために、その機能の一部をLSIで試作し、正常に動作することを確認したこと (応用向きのハードウェアリアルタイムOSは40,000ゲート以内で実現)、第4にマルチタスクにおけるコンテキスト切替のハードウェア化に関して、コンテキスト切替時間を減少させる手法を提案し、ソフトウェアによる実装よりも2倍以上の高速化を実現したこと、などを挙げる事ができる。  
本研究により、リアルタイムOSのシステムコール処理時間とスケジューリング処理時間が大幅に高速化できることを示したことは、本研究の成果がリアルタイム性の必要な組み込みシステムに幅広く応用できると考えられる。これらの研究に対してLSI IP デザイン・アワードのIP優秀賞(第1回, 1999年)などを受賞している。  
以上により、本論文は博士(工学)の学位論文に相当するものと判定した。

審査委員  
 
 
   
 
 印
  印

(注) 論文審査の結果及び学力の確認の結果は「合格」又は「不合格」の評語で記入すること。