

平成20年 2月25日

豊橋技術科学大学長 殿

審査委員長 田所 嘉昭 印

論文審査及び最終試験の結果報告書

このことについて、下記の結果を得ましたので報告いたします。

学位申請者	秋田 一平	学籍番号	第 0 1 3 4 0 1 号
申請学位	博士(工学)	専攻名	電子・情報工学専攻
論文題目	Low-Voltage Wide-Dynamic Range CMOS Log Domain Filter Using Companding Technique (低電圧・広ダイナミックレンジ CMOS コンパANDINGログドメインフィルタに関する研究)		
公開審査会の日	平成 20 年 2 月 5 日		
論文審査の期間	平成20年1月23日～平成20年2月25日	論文審査の結果	合格
最終試験の日	平成 20 年 2 月 25 日	最終試験の結果	合格

論文内容の要旨

本論文は、利用可能な信号範囲を表すダイナミックレンジが低電圧の下でも広いアナログフィルタを、集積回路上に実現することを目的としており、英文8章から成っている。第1章では、標準集積回路の製造技術の動向と予測を示し、低電圧・広ダイナミックレンジ回路の重要性を述べている。第2章では、従来の代表的な低電圧回路の構成を概説し、特にログドメインでの回路構成が将来有望な技術であることを述べている。第3章では、ログドメイン技術と密接な関連が知られているインスタンティニアス・コンパANDING技術により、線形フィルタの構成要素である積分器を構成しており、全構造の系統的な列挙と高次フィルタの構成に適した回路構造の探索を通して、ログドメイン積分器の回路構造を提示している。4章では、ログドメイン積分器を利用したログドメインフィルタに、ダイナミックレンジの拡大のために動的バイアス調整機構を適用し、さらに広ダイナミックレンジ化のために改良を行っている。5章では、改良した回路で必要となる調整用制御信号の最適値を解析的に求めている。6章では、集積回路上で高精度なフィルタを実現するために必要となるバイアス回路や周波数調整回路といった周辺回路を設計している。7章では、検証のためのフィルタの試作と評価を述べている。8章では、本論文を総括している。

審査結果の要旨

本研究では、低電源電圧で動作しダイナミックレンジが広いアナログフィルタを集積回路上に実現している。本回路は、今日の標準 CMOS トランジスタを用いて設計しており、また低電圧だけでなく省電力動作も期待できる弱反転領域でトランジスタを使用することで、大量生産に適した回路設計である。弱反転領域における電圧・電流特性が対数関数で表されることから、非線形特性を積極的に利用して線形信号処理を実現するログドメイン回路の考え方を採用し、最適設計のための手続きを提案している。また、ログドメイン回路と同時に、トランジスタに必要以上の電圧を与えないように調整する機構を取り入れている。この動的バイアス調整においては、従来は固定されていた電位を適度に調整することでさらに 40dB のダイナミックレンジの拡大を果たしている。一般的な回路原理とともに具体的な回路を設計し、さらにその性能を十分に引き出すためのバイアス回路や精度の高い周波数調整回路をも提案している。これらの回路を 0.18 μ m 標準 CMOS プロセスにより一チップに集積した試作回路の評価により、電源電圧 0.6V で動作する 5 次低域通過フィルタにおいて 89dB のダイナミックレンジを達成できている。将来、機器を小さな電池もしくは自然エネルギーによる発電素子で駆動するために低電圧動作が要求されると予想され、本論文は、工学上、工業上、貢献するところが大きい。以上により、本論文は博士(工学)の学位論文に相当するものと判定した。

審査委員

田所 嘉昭 印 大平 孝 印 和田 和千 印
印 印 印

(注) 論文審査の結果及び最終試験の結果は「合格」又は「不合格」の評語で記入すること。